Master Slave JK Flip-Flop

Sebuah mаѕtеr JK Flір-Flор tеrbuаt dari dua buаh SR Flір-Flор dіlеngkарі dengan dua buаh gerbang AND. SR Flip-Flop terdiri dari 2 bagian yaitu master dan slave. Master berfungsi untuk menerima data dari input, sementara slave berfungsi untuk mengeluarkan data di output. Bеrdаѕаrkаn fungѕіnуа, mаѕtеr dаn ѕlаvе bekerja ѕесаrа bergantian, dimana gіlіrаn dаrі mаѕtеr dаn ѕlаvе tersebut diatur оlеh fungѕі pengontrol waktu. Fungsi ini diletakkan oleh input CLK yang diumpankan ke masing-masing gerbang AND pada SR Flip-Flop depan dan belakang. Apabila CLK diberikan input”1”, maka gerbang AND pada master akan enable, sehingga master akan menerima data input, dan slave akan tidak aktif. Sedangkan apabila CLK diberikan input “0”, maka master akan tidak aktif, sedangkan gerbang AND pada slave menjadi enable, dan slave akan memberikan respon pada output.

Perbedaan JK flip-flop dengan Master Slave JK flip-flop

Perbedaannya yaitu bahwa respons pembacaan data oleh master dilakukan pada satu pulsa clock penuh yang bernilai logika”1”, demikian pula respons pengeluaran data oleh slave juga dilakukan pada satu pulsa clock penuh pada nilai logika “0”. Block diagram sebuah master slave JK Flip-Flop yang dibentuk dari SR Flip-Flop ditunjukan pada gambar.

 

Gambar 1. Block Diagram Master Slave JK Flip-Flop

Master slave JK Flip-Flop mempunyai tabel kebenaran yang mirip dengan JK Flip-Flop dengan input asinkron(tabel), dimana clock aktif pada positive edge diganti dengan sebuah pulsa positif, timing diagram dari master slave JK flip-flop adalah seperti pada gambar.

Gambar 2. Timing diagram dari Master Slave JK Flip-Flop

Gambar 3. Gambar rangkaian dari Master Slave JK Flip-Flop

Berdasarkan Gambar 3 tersebut dilakukan percobaan sehingga didapatkan tabel data percobaan sebagai berikut:

CLK	J	K	Qm	Qs	Qm	Qs
	0	0	0	0	0	0
	0	0	0	1	-	-
	0	0	1	0	-	-
	0	0	1	1	1	1
	0	1	0	0	0	0
	0	1	0	1	-	-
	0	1	1	0	-	-
	0	1	1	1	0	0
	1	0	0	0	1	1
	1	0	0	1	-	-
	1	0	1	0	-	-
	1	0	1	1	1	1
	1	1	0	0	0	0
	1	1	0	1	-	-

Tabel 1. Tabel data percobaan

Berdasarkan data tabel tersebut, dapat diketahui bahwa master slave flip-flop ini dibuat menggunakan 2 buah RS flip-flop. Rangkaian tersebut didapatkan hasil output yang sama antara master dan juga slavenya. Output tersebut akan berubah ketika data input pada masukan J dan K diberi pulsa clock. 

Prinsip Kerja

Prinsip kerja dari rangkaian tersebut yaitu ketika misal input J=0 dan K=0, maka output flip-flop master(Qm) akan di set saat clock diberi logika 1, kemudian ketika clock diberi logika 0, maka flip-flop slave(Qs) akan di set menyamai flip-flop master. Dengan begitu setiap proses yang dilakukan oleh flip-flop master akan diproses dan diikuti oleh flip-flop slave. 

Sebagai contoh pada data hasil percobaan tersebut ketika system di ON kan misal present output yang dihasilkan yaitu Qm=0 dan Qs=0, maka kita cari pada tabel kebenaran letak Qm dan Qs tersebut yang berlogika 0 kemudian diberikan input J=1 dan K=0 sesuai tabel kebenaran maka akan menghasilkan next output yaitu Qm=1 dan Qs=1, maka kemudian cari nilai logika Qm dan Qs tersebut pada present output pada tebel kebenaran dan masukan nilai input J dan K nya sesuai table kebenaran maka akan dihasilkan next outputnya begitu seterusnya sampai didapatkan hasil seperti pada data hasil percobaan tersebut. 

Kesimpulan

Maka dapat disimpulkan bahwa rangkaian master slave flip-flop pada percobaan kali ini dibuat menggunakan dua buah RS flip-flop dengan input J dan K. Hasil output yang didapatkan dari flip-flop master yaitu ketika clock diberi logika 1, dan setelah itu ketika clock di pindah ke logika 0, maka output flip-flop slave akan didapatkan pula. Jadi setiap proses atau output pada flip-flop master akan diikuti dan dilakukan pula oleh flip-flop slave atau bisa diartikan ketika clock berlogika 1 maka output flip-flop master akan keluar dan ketika clock dipindah ke logika 0 maka hasil tersebut bergeser menjadi output flip-flop slave.

Share this post