Posts

JK Flip-Flop

Image
Sebuah SR Flip-flop bisa dibentuk baik dari gerbang NOR maupun gerbang NAND, dimana pada prinsipnya ada umpan balik yang terjadi pada salah satu input dari gerbang gerbangnya, yang berasal dari masing masing outputnya. Hubungan umpan balik ini menyebabkan terjadinya kondisi don't care apabila kedua inputnya bernilai "1" (pada gerbang NOR), atau bernilai "0" (pada gerbang NAND- Untuk mengoptimalkan kerja dad Flip-flop dibuat sebuah hubungan umpan batik kembali, dengan tambahan gerbang AND. Ini akan menghasilkan flip-flop baru yang dinamakan JK Flip-flop. JK dibentuk dari SR Flip-flop ditunjukkan pada gambar 1.

Gambar 1. JK Flip flop dibentuk dari SR flip flop

Persyaratan Pemasangan Instalasi Penghantar

Image
Persyaratan Umum Pemasangan instalasi penghantar harus memakai bahan yang sesuai dengan kegunaannya dan ketentuan pemasangannya untuk mendapatkan unjuk kerja yang optimalUkuran penghantar dinyatakan dalam ukuran luas penampang penghantar intinya dan satuannya dalam mm2Pemakaian tegangan pengenal kabel penghantar tegangan rendah adalah 230/400 (300) V, 300/520 (400) V, 400/690 (600) V, 450/750 (690) V, 0,6/1 kV (1,2 kV).

Master Slave JK Flip-Flop

Image
Sebuah master JK Flip-Flop terbuat dari dua buah SR Flip-Flop dilengkapi dengan dua buah gerbang AND. SR Flip-Flop bagian depan berfungsi sebagai master, yang menerima data dari input, sementara SR Flip-Flop bagian belakang berfungsi sebagai slave, yang bertugas mengeluarkan data di output. Dalam melaksanakan tugasnya, master dan slave melakukan secara bergantian, dimana ada fungsi pengontrol waktu giliran dari master dan slave tersebut. Fungsi ini diletakkan oleh input CLK yang diumpankan ke masing-masing gerbang AND pada SR Flip-Flop depan dan belakang. Apabila CLKdiberi input”1”, maka gerbang AND depan akan enable, sehingga master akan menerima data inpu, dan slave tidak aktif. Sedangkan apabila CLK diberi input “0”, master menjadi tidak aktif, gerbang AND pada Slave menjadi enable, dan slave memberi respons pada output.
Perbedaan master slave JK flip-flop dengan JK flip-flop biasa adalah bahwa respons pembacaan data oleh master dilakukan pada satu pulsa clock penuh yang bernilai lo…

Efek Panas Arus Listrik

Image
Tujuan artikel ini yaitu untuk mempelajari efek panas karena arus listrik dan menentukan kesetaraan antara k-kal (kilo-kalori) per jam yang sama dengan daya listrik, yang selanjutnya dapat dibuktikan atau dicari nilai konstanta joule.
Arus listrik
Listrik dimisalkan seperti panas, hanya secara berbeda mempunyai juga suatu sifat kehadiran dimana-mana tertentu. Nyaris tiada perubahan yang dapat terjadi di atas bumi tanpa dibarengi oleh gejala elektrikal. Apabila air menguap, apabila api menyala, apabila dua jenis logam, atau dua logam yang bersuhu berbeda, bersentuhan, atau apabila besi bersentuhan dengan suatu larutan sulfat tembaga, dan begitu selanjutnya, maka proses-proses elektrikal serentak terjadi dengan gejala-gejala fisikal dan sifat kimiawi yang lebih tampak.

Konsep Dasar Program Keypad Matrix 4X4

Image
Keypad Matriks adalah tombol-tombol yang disusun secara maktriks (baris x kolom) sehingga dapat mengurangi penggunaan pin input. Sebagai contoh, Keypad Matriks 4x4 cukup menggunakan 8 pin untuk 16 tombol. Hal tersebut dimungkinkan karena rangkaian tombol disusun secara horizontal membentuk baris dan secara vertikal membentuk kolom jumlah tombol yang ada merupakan jumlah perkalian antara baris dan kolom dari keypad tersebut. Sebagai contoh modul keypad yang terdiri dari 4 kolom dan 4 baris yang totalnya ada 16 tombol (angka 0 sampai 9, tombo1 *, tombo1 #, tombo1 A sampai tombol D). 
Keypad berfungsi sebagai interface antara perangkat (mesin) elektronik dengan manusia atau dikenal dengan istilah HMI (Human Machine Interface). Berikut rangkaian dari keypad matrix 4x4 dan bentuk fisiknya:

Analisa Rangkaian Filter Input Kapasitor

Image
Rangkaian penyearah filter DC menggunakan kapasitor dan bentuk gelombang sinyal input dan sinyal output dari penyearah setengah gelombang penuh + filter ditunjukkan seperti gambar 4.1 dan gambar 4.2. Sesuai dengan gambar dibawah rangkaian filter input kapasitor dan sinyal outputnya kapasitor diisi muatanya secara bergantian oleh masing-masing diode saat konduksi. Polaritas dari tegangan pada C, yang diisi hingga puncak tegangan input resistor R yang dihubungkan pada C menggambarkan arus dari pencatu daya dan harga dari R menentukan besarnya arus yang digambarkan. Selama diode penyearah tetap direverse bias pada ukuran siklus input yang besar, maka arus pada beban pada keadaan sesungguhnya dicatu oleh C yang membuang muatanya melalui R.
Gambar 4.1 Rangkaian penyearah HWR model jembatan dengan filter C.

JFET Self Bias

Image
Tegangan dan arus pada rangkaian JFET bisa diverifikasi dengan menggunakan self bias yaitu membuktikan kesesuaian tegangan dan arus pada rangkaian self bias dari JFET dengan perencanaan sebelumnya, untuk menentukan titik kerja rangkaian (Q).
Tujuan dari rangkaian biasing adalah untuk memilih tegangan gatesource yang sesuai, guna menghasilkan nilai arus drain yang diinginkan, sehingga sesuai dengan titik kerjanya.
Rangkaian self bias untuk JFET ditunjukan pada gambar 12.1. Untuk n-channel JFET pada gambar 12.1(a), arus IS dihasilkan oleh tegangan drop pada RS dan membuat kaki source positip terhadap ground. Karena IS = ID dan VG = 0, maka VS = ID ⋅ RS.  Sedangkan tegangan gate-source adalah: 
VGS =VG −VS = 0 − ID ⋅ RS atau VGS = −ID ⋅ RS                                                  (12.1)
(a) n-channel JFET (b) p-channel JFET  Gambar 12.1 : Rangkaian Self Bias dari JFET